Laborator 4: Simularea sintezei circuitelor combinaționale


Conținutul laboratorului este disponibil la adresele https://ocw.cs.pub.ro/courses/pl/lab/lab1 și https://ocw.cs.pub.ro/courses/pl/lab/lab2. Laboratorul se va realiza folosind platforma lui Alin (https://alin1popa.github.io/logic-gates-labs/).

A. Porți

Breviar teoretic

1. Operatorul ***NOT*** acționează asupra unei singure entități (variabilă individuală sau expresie) și are drept rezultat negarea sau atribuirea valorii opuse acesteia.

Simbol



Tabel de adevăr

x	$\overline{x}$
0	**1**
1	**0**

2. Operatorul ***NAND*** *(not (and))* – negația produsului logic (and)
   Rclație › $x \; nand \; y = \overline{x * y}$

Simbol



Tabel de adevăr

x	y	x nand y
0	0	**1**
0	1	**1**
1	0	**1**
1	1	**0**

3. Operatorul ***NOR*** *(not (and))* – negația sumei logice (or)
   Relație → $x \; nor \; y = \overline{x * y}$

Simbol



Tabel de adevăr

x	y	x nor y
0	0	**1**
0	1	**0**
1	0	**0**
1	1	**0**

4. Operatorul ***XOR*** *(Exclusive or)* – suma modulo 2
   Relație → $x \; nor \; y = x \oplus y$

Simbol



Tabel de adevăr

x	y	x nor y
0	0	**0**
0	1	**1**
1	0	**1**
1	1	**0**


Descriere platformă

Schema plăcii de lucru este reprezentată în imaginea de mai jos:


POWER

PL 001 – LOGICA COMBINATIONALA


NOT




2-input NAND




3-input NAND




4-input NAND




NOT




2-input NAND




3-input NAND




2-input NOR




NOT



2-input NOR



3-input NOR



A	$\bar{A}$
0	1
1	0

A	B	$\overline{A+B}$
0	0	1
0	1	0
1	0	0
1	1	0

A	B	$\overline{A \cdot B}$
0	0	1
0	1	1
1	0	1
1	1	0


Aplicații

1. Verificare porți logice

Pentru fiecare tip de poartă logică prezentă pe placa de lucru verificați tabela de adevăr.


2. Reprezentarea operației XOR prin porți logice NAND

Realizați următoarea schemă și demonstrați echivalența cu funcția XOR:
Relație → a xor b = $a * \bar{b} + \bar{a} * b$



3. Reprezentarea operației XOR prin porți logice NOR

Realizați următoarea schemă și verificați tabela de adevăr:



4. Comparator de 2 biți (n = 2)

Realizați un comparator de două numere reprezentate pe 2 biți: x = (x_1, x_0) și y = (y_1, y_0)
Folosind diagrama Karnaugh de mai jos pentru a:

- calcula forma disjunctivă minimizată.
- implcmcnta pc placa dc lucru forma disjunctivă minimizată obținută la punctul anterior folosind porți logice NAND. Verificați tabela de adevăr pentru validarea rezultatului.

y_1y_0 / x_1x_0	00	01	11	10
00	0	0	0	0
01	1	0	0	0
11	1	1	0	1
10	1	1	0	0

5. Sumator complet pe 1 bit

Diagramele Karnaugh pentru s_0 (sum) și respectiv c_{out} (carry out) sunt:

S_0:

$c_i \backslash a_0b_0$	00	01	11	10
0		1		1
1	1		1	

c_{out}:

$c_i \backslash a_0b_0$	00	01	11	10
0			1	
1		1	1	1

Precizări

a_0 și b_0 sunt biții însumați, iar c_i este bitul de carry in.

Suma s_0 este egală cu 1 atunci când numărul de biți egal cu 1 în procesul de însumare este impar.

Transportul c_{out} este egal cu 1 atunci când numărul de biți egal cu 1 în vectorul de intrare este mai mare sau egal cu 2.

În suma s_0, datorită distribuției unităților, nu există puncte adiacente, deci funcția este canonică.

$$s_0 = \overline{c_i}\,\overline{a_0}\,b_0 + \overline{c_i}\,a_0\,\overline{b_0} + c_i\,\overline{a_0}\,\overline{b_0} + c_i\,a_0\,b_0$$

Această formă canonică necesită trei nivele de procesare: negație, conjuncție, sumare. De aceea, o vom transforma folosind formulele lui DeMorgan într-o formă bazată doar pe NAND:

$$s_0 = \overline{\overline{c_i}\,\overline{a_0}\,b_0}\ \overline{\overline{c_i}\,a_0\,\overline{b_0}}\ \overline{c_i\,\overline{a_0}\,\overline{b_0}}\ \overline{c_i\,a_0\,b_0}$$

În cazul transportului, biții se pot cupla și conduce la minimizare.

Pași de urmat:

1. Implementați pe placa de lucru forma disjunctivă a funcției s_0 cu porți logice NAND. Verificați tabela de adevăr pentru validarea rezultatului.
2. Calculați forma disjunctivă minimizată a lui c_{out}.
3. Implementați pe placa de lucru forma disjunctivă minimizată a lui c_{out} cu porți logice NAND. Verificați tabela de adevăr.

B. Multiplexoare și decodificatoare


Breviar teoretic

1. Circuite multiplexoare MUX 8:1 model ***74HC151***
   EN – Intrare de Activare
   S0, S1, S2 – Intrări de Adresă / Selecție
   Y – Ieșire

EN	S2	S1	S0	Y
L	L	L	L	I0
L	L	L	**H**	I1
L	L	**H**	L	I2
L	L	**H**	**H**	I3
L	**H**	L	L	I4
L	**H**	L	**H**	I5
L	**H**	**H**	L	I6
L	**H**	**H**	**H**	I7
H	X	X	X	L

Funcția logică a ieșirii este: $Y = \sum S_k \cdot I_k$, unde $\sum$ reprezintă suma logică de la k = 0 până la k = 7, S_k sunt termenii canonici conjunctivi ai mulțimii {S2, S1, S0}, I_k reprezintă intrările de date ale multiplexorului, L = „0” logic, H = „1” logic, X = „orice valoare”.

Simbol



2. Circuite decodificatoare de tip 3:8 model ***74HC138***

Intrări						Ieșiri								Ieșirea selectată
Enable			Select											
E_{1L}	E_{2L}	E_{3H}	$C = 2^2$	$B = 2^1$	$A=2^0$	Y_0	Y_1	Y_2	Y_3	Y_4	Y_5	Y_6	Y_7	
H	X	X	X	X	X	H	H	H	H	H	H	H	H	NONE
X	H	X	X	X	X	H	H	H	H	H	H	H	H	NONE
X	X	L	X	X	X	H	H	H	H	H	H	H	H	NONE
L	L	H	L	L	L	**L**	H	H	H	H	H	H	H	Y_0
L	L	H	L	L	H	H	**L**	H	H	H	H	H	H	Y_1
L	L	H	L	H	L	H	H	**L**	H	H	H	H	H	Y_2
L	L	H	L	H	H	H	H	H	**L**	H	H	H	H	Y_3
L	L	H	H	L	L	H	H	H	H	**L**	H	H	H	Y_4
L	L	H	H	L	H	H	H	H	H	H	**L**	H	H	Y_5
L	L	H	H	H	L	H	H	H	H	H	H	**L**	H	Y_6
L	L	H	H	H	H	H	H	H	H	H	H	H	**L**	Y_7

Funcția logică a ieșirii este: $Y=\prod S_k$, unde $\prod$ reprezintă produsul logic de la k = 0 până la k = 7, S_k sunt termenii canonici disjunctivi ai mulțumii {C, B, A}, E_{1L}, E_{2L} sunt semnale Enable pentru intrări active în „0” logic, E_{3H} este semnal Enable pentru intrarea activă în „1” logic.

NOTĂ: Doar E_{2L} este accesibil la mufa de pe placă!

3. Circuite decodificatoare de tip 3:8 model ***74HC238***


Intrări						Ieșiri								Ieșirea selectată
Enable			Select											
E_{1L}	E_{2L}	E_{3H}	$C = 2^2$	$B = 2^1$	$A=2^0$	Y_0	Y_1	Y_2	Y_3	Y_4	Y_5	Y_6	Y_7	
H	X	X	X	X	X	L	L	L	L	L	L	L	L	NONE
X	H	X	X	X	X	L	L	L	L	L	L	L	L	NONE
X	X	L	X	X	X	L	L	L	L	L	L	L	L	NONE
L	L	H	L	L	L	**H**	L	L	L	L	L	L	L	Y_0
L	L	H	L	L	H	L	**H**	L	L	L	L	L	L	Y_1
L	L	H	L	H	L	L	L	**H**	L	L	L	L	L	Y_2
L	L	H	L	H	H	L	L	L	**H**	L	L	L	L	Y_3
L	L	H	H	L	L	L	L	L	L	**H**	L	L	L	Y_4
L	L	H	H	L	H	L	L	L	L	L	**H**	L	L	Y_5
L	L	H	H	H	L	L	L	L	L	L	L	**H**	L	Y_6
L	L	H	H	H	H	L	L	L	L	L	L	L	**H**	Y_7

Funcția logică a ieșirii este: $Y=\prod S_k$, unde $\prod$ reprezintă produsul logic de la k = 0 până la k = 7, S_k sunt termenii canonici disjunctivi ai mulțumii {C, B, A}, E_{1L}, E_{2L} sunt semnale Enable pentru intrări active în „0” logic, E_{3H} este semnal Enable pentru intrarea activă în „1” logic.

NOTĂ: Doar E_{2L} este accesibil la mufa de pe placă!

Descriere platformă

Schema plăcii de lucru este reprezentată în imaginea de mai jos:



Aplicații

1. Verificare multiplexoare și decodificatoare

Pentru fiecare tip de multiplexor și decodificator prezent pe placa de lucru, verificați tabela de adevăr.

2. Implementare folosind multiplexoare 8:1 cuplate în cascadă.

Să se implementeze pe placa de lucru funcția logică f = 1, dacă numărul X = {x2, x1, x0} > Y = {y2, y1, y0}, utilizând multiplexoare 8:1 cuplate în cascadă având variabilele de selecție S2 = x2, S1 = y2, S0 = y1 pentru multiplexorului de pe nivelul superior și S2 = 0, S1 = x1, S0 = y0 pentru cele de pe primul nivel.


Diagrama Karnaugh a funcției f este prezentată mai jos:

$x_2x_1x_0$ \ $y_2y_1y_0$	000	001	011	010	110	111	101	100
000								
001	1							
011	1	1		1				
010	1	1						
110	1	1	1	1			1	1
111	1	1	1	1	1		1	1
101	1	1	1	1				1
100	1	1	1	1				

Având în vedere cele 3 variabile de selecție ale MUX-ului de pe nivel superior, înseamnă că intrările acestui MUX corespund minimizărilor zonelor reprezentate în diagramă, adică:

- $I_0 = I_6 = x_1 + x_0 * \overline{y_0}$
- $I_1 = I_7 = x_1 * x_0 * \overline{y_0}$
- $I_2 = I_3 = 0$
- $I_4 = I_5 = 1$

Datorită faptului că aceste intrări trebuie să fie generate cu MUX 8:1 ce au o intrare de selecție setată pe „0” logic, înseamnă că datele de intrare în MUX-ul superior vor fi generate cu MUX 8:1 configurate ca MUX 4:1, având x0 ca variabilă interioară, ca în figura de mai jos:




NOTĂ: Ordinea intrărilor de pe placa de lucru diferă de cea din figură!

3. Implementare cu decodificatoare

Să se implementeze, pe placa de lucru, cu două decodificatoare 3:8 de tip 74HC138, funcția logică f = 1 dacă numărul dat de adresa decodificatorului A={a3, a2, a1, a0} este divizibil cu 5.


NOTĂ: Se va utiliza și placa cu porți logice.



4. Sinteză CBB JK folosind MUX

Să se implementeze și să se verifice funcționarea unui circuit basculant bistabil de tip JK Master Slave folosind trei multiplexoare 8:1 și porți logice.

Funcționarea CBB J-K Master-Slave este prezentată în următoarea organigramă:



Pe baza acestei organigrame, se pot determina funcțiile logice pentru variabilele de stare Master (m) și Slave (s):

$$s = \overline{T} * m + m * s + T * s$$

$$m = T * J * \overline{s} + \overline{T} * m + \overline{K} * m + \overline{s} * m$$

Considerând ca variabile de intrare T, J și K, implementarea se face folosind 3 MUX 8:1 având intrările și variabilele de selecție date în tabelul de mai jos.

	Variabila Slave (s)			**Variabila Master (m)**			**f = J + m**		
	S2=T	S1=s	S0=m	S2=T	S1=K	S0=s	S2=0	S1=0	S0=m
I0	0			m			J		
I1	1			m			1		
I2	0			m			X		
I3	1			m			X		
I4	0			f = J + m			X		
I5	0			m			X		
I6	1			f = J + m			X		
I7	1			0			X		